FDNN是加速科技推出的基于FPGA可配置深度学习网络加速引擎，它为基于FPGA的AI产品开发搭建了一个整体灵活、高效的软硬件开发环境，能够极大地简化基于FPGA的深度学习研究、缩短深度学习网络FPGA实现的研发周期。SC-FDNN可以广泛应用于深度学习、机器视觉、边缘计算等领域。

系统架构

三层模型产品解决方案

为了满足不同客户的需求，SC-FDNN提供三个层次的深度学习加速IP：L1/L2/L3。加速科技FPGA 深度学习计算加速解决方案 由L1~L3 三个层次的深度学习算法IP和接口IP以及对应的配套软件工具组成。

L1层的算法IP

该层级主要实现深度学习的基本算子：卷积、池化、全连接、非线性函数。

支持５ｘ５，３ｘ３，１ｘ１的卷积（卷积核大小支持配置）；

支持最大值池化（Max Pooling）和平均值池化（Average Pooling）；

支持全连接，支持激活函数可配置，支持Sigmoid，Tanh，Relu，Relu6，Leakyrelu，ELU等选项。

L１层仅完成核心算子的加速，提供对应的SDK接口、用于算子的调用；用户层软件需要控制计算流程，对数据输入和计算结果数据进行处理。该层灵活性最大，客户可根据自己的需要来实现任意深度学习模型；由于存在频繁的数据交互和过程调用，因而该层加速比相对较低。

L2层的可配置FDNN处理器

L2实现参数可配置的CNN处理器，包括基本算子和调度器都在FPGA内部实现；这些实现对用户是透明的，用户只需先将在具体模型网络（例如Tensorflow）下得到的训练结果文件转换成FDNN的模型所定义的格式，再通过SDK 就可以将具体的算法在高性能的FPGA硬件系统上实现。本层保持较大的灵活性，同时兼顾高性能的计算加速。

L3层的高性能神经网络算法IP

L3层实现全定制的加速网络，性能非常高，支持网络模型参数配置。已实现的常见各种模型包括：VGG16、Lenet、YoloV2、Darknet19、Resnet、LSTM、DNN等。

产品概述

SC-FBLAS 是加速科技推出的基于FPGA实现的RTL级高性能数学计算加速IP库。针对数字信号处理，SC-FBLAS提供FFT变换、QR分解、线性方程求解、求协方差矩阵、矩阵求逆等高性能的DSP算法级别IP，帮助用户实现数字信号处理系统的快速优化，极大缩短用户产品的Time-to-Market时间。SC-FBLAS可以广泛应用于雷达、电子对抗、5G信号处理、高性能仿真等需要高性能处理能力和低延时计算的信号处理领域。

基于FPGA的架构

IP规格及性能指标

加速科技基于FPGA平台提供了数字信号处理（DSP）相关算法的IP，IP的性能影响数字信号处理系统的性能，包括动态范围，信号损耗，信噪比，延时等因素。以信号处理中常用的FFT傅里叶变换为例：相比最新的DSP平台，SC-FBLAS的RTL级IP可以使用FPGA中符合IEEE754标准的单精度浮点DSP单元，而且使用更少的时间来完成计算。

SC-FBLAS包括RTL级算法IP, 可以实现矩阵乘、矩阵分解、矩阵求逆、线性方程求解、微分方程求解、三角函数、非线性函数、超越函数、傅里叶运算等数学函数。

语音识别主要包括语音采集和预处理、声学模型、语言模型，其中声学模型采用深度学习实现。采用DNN实现声学模型可以实现非常高的识别率（超过95%）。传统的使用深度学习实现DNN一般采用CPU和GPU，CPU实现性能较弱但功耗很高，使用GPU性能很好但功耗太高，大规模部署运营成本太高。同等条件下，FPGA的性能功耗比是GPU的2~3倍，所以采用FPGA实现DNN的在线预测是非常适合的方案。

网络结构图

解决方案

该系统主要包括外围接口与存储器(PCIe,DMA,DDR4)和DNN算法两部分。外围接口主要实现和X86的高速通信及参数的缓存，DNN算法实现7层网络结构和非线性函数。所有功能在加速科技SC-OPM加速卡（采用Intel® Arria 10 GX660 FPGA器件,集成 660k LE，具备1.5T FLOPS 单精度浮点处理能力）上实现。

系统架构

系统规格

1. 整体网络为7层，总运算量为84M单精度浮点，激活函数为sigmod/softmax

2.各层网络参数可以软件配置下载，提供SDK和上层应用集成

3.模型支持浮点和定点

4.单卡可以实现60路（单精度浮点）语音识别声学模型，8ms全部完成

5.单卡可以实现120～150路（16位定点）语音识别声学模型，8ms全部完成

6.单卡功耗仅33W 

背景介绍

MUSIC算法是经典的空间谱估计算法，实现波达方向（DOA）估计的相关应用。在电子侦察和电子对抗等对实时性要求严格的领域中，实现该算法将对提升整体装备的性能具有重大的意义，但如何移植到平台实现并满足系统的响应处理速度，成为了设计者颇为头疼的问题。整个MUSIC算法计算复杂度和灵活度都很大，而且电子对抗系统都有浮点处理的要求，对系统移植需要有很强的开发能力与工程化的团队。加速云采用基于FPGA的浮点技术，将算法移植到FPGA中实现了基于MUSIC算法的DOA空间谱估计。全部算法极大提升了MUSIC算法的实时性，相比于传统实现，具有5倍左右的性能提升。

实现方案

系统规格

性能指标

方案优势 

比起传统算法，MUSIC算法的FPGA实现具有如下显著特点： 

1. 性能高（比TI的DSP处理器实时性强，性能提升了5倍左右）；

2. 功耗低、集成度高、灵活性强；

3. 能够突破阵列的瑞利限； 

4. 能适应多信号、小角度、低信噪比等复杂环境； 

5. 方向入射相干信号，能有效对抗诱饵干扰； 

6. 算法灵活，易于改进，且适用于无源设备

案例介绍

加速科技参与并完成了XX研究所的干扰角度超分辨定位（MUSIC）算法实现，此项目为型号类项目；加速科技负责算法的评估、FPGA实现，解决了客户在遇到实时高维数矩阵运算的问题。客户之前用FT 6678 DSP上进行了开发，一直无法用基于 Xilinx®FPGA V7平台实现；加速科技通过将整个算法移植到FPGA，大大地提高了有源相控阵雷达在对抗干扰方面的性能。